DIALOG(R) File 347: JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

02039459 \*\*Image available\*\* MICROPROCESSOR

PUB. NO.:

61-253559 [JP 61253559 A] November 11, 1986 (19861111)

PUBLISHED: INVENTOR(s):

HIRANO SHIGEAKI

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: FILED:

60-095029 [JP 8595029]

INTL CLASS:

May 02, 1985 (19850502)

JAPIO CLASS:

[4] G06F-012/00; G06F-012/02; G06F-012/06 45.2 (INFORMATION PROCESSING - Memory Units)

JAPIO KEYWORD: R131 (INFORMATION PROCESSING -- Microcomputers & Microprocessers)

JOURNAL:

Section: P, Section No. 562, Vol. 11, No. 103, Pg. 129, April

02, 1987 (19870402)

### **ABSTRACT**

PURPOSE: To attain easily a system where the highest performance is secured with a microprocessor by providing a mechanism into the microprocessor to control the cycle length of an external memory and at the same time setting the information on the optional cycle length to an optional address space by a program.

CONSTITUTION: An address generating part 11 produces a logic address 20 by the address generating information sent from an instruction control part 10 in a microprocessor 1 and sends the address 20 to a memory control mechanism 12. This mechanism 12 stores plural pieces of address describers and selects an address describer corresponding to the address 20 to deliver a physical address 21 and the memory waiting information 32. The address 21 is sent to external memories 2 and 3 via a memory bus 4; while the information 32 is sent to a timing control part 13. The part 13 outputs a memory mode signal 15 and a strobe signal 16 to outside by the information 32 and based on a clock (.phi.) 14 supplied from outside.

卵日本国特許庁(JP)

⑩特許出願公開

# 四公開特許公報(A)

昭61-253559

@Int\_Cl.4

識別記号

庁内整理番号

四公開 昭和61年(1986)11月11日

G 06 F 12/00 12/02

12/06

D-6711-5B D-6711-5B

(全4頁) 未請求 発明の数 1 客衣請求

**9発明の名称** 

マイクロプロセツサ

昭60-95029 印特 阻

昭60(1985)5月2日 願 ②出

仍発 眀 者 成 明 東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社 包出 顋 人

東京都港区芝5丁目33番1号

砂代 理 弁理士 理 草

明

発明の名称

マイクロプロセツサ・

- 特許請求の範囲
- 論理アドレスに対応する物理アドレス情報と、 その物理アドレス空間の外部メモリのメモリサイ クルの長さを示す情報とを有するアドレス記述子 を複数個収容し、メモリアドレス生成部にて生成 された論風アドレスに対応するアドレス記述子を 遺択し、その 選 択した アドレス 記述子の 物理アド レス情報をもとに論理アドレスを物理アドレスに 変換するメモリ管理機構と、そのメモリ管理機構 にて選択されたアドレス記述子が有するメモリサ イクルの長さを示す情報によりメモリサイクルの クロック数を制御する手段とを有するマイクロブ ロセツサ。
- 3. 発明の詳細な説明

「産業上の利用分野」

この発明は外部メモリをその速度に応じて制御 するマイクロプロセツサに関するものである。

「従来の技術」

従来のマイクロブロセツサは例えばメモリサイ クル中に外部から入力されるWAIT信号がアク ティブの間(入力されている間)はメモリサイク ルのクロツク数を延長し、メモリサイクル中に WAIT信号が全くアクティブとならなければ( 入力されていなければ)マイクロブロセフサが有 する規定のクロツク数だけメモリサイクルを実行 するようにしていた。 つまりマイクロプロセツサ による外郎メモリのメモリサイクル長の制御は、 外部信号を生成する外部回路により行なわれてい

「発明が解決しようとする問題点」

上述した従来のマイクロブロセプサは、外部信 号によりメモリのサイクル長を制御するため、遠 度が異なるメモリが混在するデータ処理装置では、 外部にてマイクロブロセツサが出力するメモリア ドレスをデコード(解説)し、各アドレス空間に 対応するメモリの速度に合わせたWAIT信号の 制卸を行なう必要があつた。マイクロプロセツサ

が高速になると外部にてメモリアドレスをデコードしWAIT信号を生成する時間が問題となり、特にWAIT(待ち)時間がゼロの高速メモリを歴在したシステムでは、WAIT(待ち)をゼロとする制御が困難となる。

そこでこの発明の目的は、マイクロブロセツサ内にて外部メモリのサイクル長を制御する機構を設け、且つブログラムにより任意のアドレス空間に対する任意のサイクル長情報をセット可能とすることにより、マイクロブロセッサの最高性能のレステムの構築を容易としたマイクロブロセッサを提供することにある。

「問題点を解決するための手段」

この発明のマイクロプロセッサでは、論理アドレスに対応する物理アドレス情報と、その物理アドレスで観と、その物理でドレス空間の外部メモリのメモリサイクルの長さを示す情報とを有するアドレス記述子がメモリ管理機構に複数個収容され、そのメモリ管理機構はメモリアドレス生成部にて生成された論理でドレスに対応するアドレス記述子を選択し、その選択

バス 4 を介して外部メモリ 2 、3 に送られ、メモリの W A I T 情報 3 2 はタイミング制御部 1 3 は外部から与えられるクロック ( ø ) 1 4 を基準とし、W A I T 情報 3 2 により M E M ( メモリモード ) 信号 1 5 、S T B ( ストローブ ) 信号 1 6 を第 4 図に示すように外部に出力する。

したアドレス記述子の物理アドレス情報をもとに 論理アドレスを物理アドレスに変換し、またその メモリ管理/機構にて選択されたアドレス記述子が 有するメモリサイクルの長さを示す情報によりメ モリサイクルのクロック数が制御される。

#### 「実施例」

次にこの免明について実施例を示して説明する。第1図はこの発明の実施例のマイクロセッサ1の構成と、外部メモリ2、3とがメモリバス4を介して送来されたシステム構成を示すイクロセッサ1の命名を10はマイクロセッサ1の命名を10はではいるでは、12には第2では、12に対するには後に示す。メモリ管理は例えば第2では、12に対して、15に対して、15に対して、15に対し、15に

ル中書込データを出力する。 M E M (メモリモード)信号15 (第4図C)はメモリサイクル中ノモリアクセスを示す状態を保ち、STB(ストローブ)信号16 (第4図D)はメモリバス4上のアドレス、データを保証するクロックとして外部に出力する。

メモリ管理機構12の構成例として署3-a図の方式と、第3-b図の方式とを説明する。第3-a図の場合は論理アドレス20の内容を、アドレス記述子テーブル30の中のアドレス記述子テーブル30を読出し、これにより変けるにな子テーブル30を読出し、これにより選択とれたアドレス記述子の物理ペースアドレスには明報(d)とを加算器50にて加算して物理アドレス21を生成する。またアドドレス21を生成する。またアドドレス記述子テーブル30からのメモリのWAIT情報に対する。

第3. - b 図の場合は論理アドレス 2 0 を論理タ グ(LTAG)と変位 ( displacement )情報 (d)

特開昭61-253559(3)

とに分解し、アドレス記述子ナーブル30はそれに対応する論理タグ(してAG)テーブル40と対をなし連想メモリ構成になつている。論理タグドレス20の論理タグ(してAG)が論理タグテーブル40上に登録されているか服合され、登録されている場合は対応するアドレスPBA31及びWAIT情報WN32が送出され、物理アドレス21はその物理ペースアドレスPBA31と変位(displacement (d)との合成により生成される。

外部メモリ2、3は各々性能が異なり、各々のメモリサイクルのクロック数を例えば。3。、。5。とすると外部メモリ2の物理アドレス空間に対応するアドレス記述子のWAIT情報(WN)32は。0。を、外部メモリ3の物理アドレス空間に対応するアドレス記述子のWAIT情報(WN))32は。2。を各々プログラムによりセットする。従つて外部メモリ3をアクセスする場合は第4図に示したようにクロックTi~Ta中にクロックTWi・TWzが挿入されメモリサイクル長は

ク図、第2図はマイクロブロセッサが有するアドレス記述子の構成例を示す図、第3-a、第3-b図はそれぞれマイクロブロセッサ中のメモリ管理機構の構成例を示すブロック図、第4図はこの発明の実施例のマイクロブロセッサが外部メモリをアクセスする場合の動作例を示すタイムチャートである。

1: マイクロプロセツサ、2:外部メモリ、3:外部メモリ、4:メモリバス、10:命令制御部、11:アドレス生成部、12:メモリ管理機構、13:タイミング制御部、14:クロック、15:MEMは号、16:STB信号、20:論理アドレス、21:物理アドレス、30:アドレスに基子テーブル、31:物理ベースアドレス(PBA)、32:WAIT情報(WN)、40:論理タグ(LTAG)テーブル、50:加算器。

特許出願人 日本难気株式会社

代 億 人 草 。 厨 一 。 卓

5 クロックとなる。外部メモリ2がアクセスされる場合はクロック Ti ~ Ti 中にクロック T Wは挿入されずメモリサイクル長は3 クロックとなる。


かようにしてマイクロプロセツサ1は各々性能 が異なる外部メモリ2、3を混在させたシステム を制御することができる。

#### 「発明の効果」


以上に説明したようにこの発明のマイクロブロセッサは外部メモリの物理アドレス空間に対応するアドレス記述子に、その外部メモリのサイクル及の情報を持たせることにより、ブロセッサ内にと外部メモリのメモリサイクル及の制御が可能となり、外部に前述のWAIT信号を生成するのとないできる。

## 4. 図面の簡単な説明


第1図はこの発明の実施例のマイクロブロセン サの構成と外部メモリとの接続構成を示すプロン




**≯ 2 図** 



**か 3-a 図** 



**≯ 3-b 図** 



≯ 4 図

